数字电子技术基础（哈尔滨工业大学） 中国大学mooc慕课答案2024版 m100505

第一讲逻辑代数基础 逻辑代数基础

1、 同模拟信号相比，数字信号具有_性。一个数字信号只有__种取值，分别表示为__和_。

答案: 离散性，2，0，1

2、 二进制数10111011等于十进制数                    。

答案: 187

3、 十进制数437的8421BCD码是                     。

答案:  010000110111

4、 逻辑代数中有三种基本运算：_、__和_。

答案: 与，或，非

5、 与运算的法则可概括为：有0出_，全1出_；类似地或运算的法则为__。

答案: 0，1，有1出1，全0出0

6、 在下列编码中，                  编码方式抗干扰能力强。

答案: 格雷码

7、 下列说法中与BCD码的性质不符的是           。

答案: BCD码是一组4位二进制数，能表示十六以内的十进制数。

8、 已知某逻辑函数表达式，则其对偶式为           。

答案:

9、 数字信号是指                            。

答案: 在时间和数值上都离散的信号。

10、 已知逻辑变量A、B，则对应的逻辑运算关系是                          。

答案: 异或逻辑运算

11、 已知逻辑变量A、B，则对应的逻辑运算关系是                          。

答案: 同或逻辑运算

12、 N进制数转为十进制数的位权展开式为                       。

答案:

13、 在下列逻辑式中，正确的逻辑公式是                         。

答案:

14、 在逻辑运算中，如果X+Y =X+Z，那么Y =Z。

答案: 错误
分析：若X=1，则1+Y=1，1+Z=1。

15、 在逻辑运算中，如果XY = XZ，那么Y =Z。

答案: 错误
分析：若X=0，则0Y=0，0Z=0。

16、 在逻辑运算中，如果，那么。

答案: 正确
分析：将X=0代入表达式，异或运算的结果是Y=Z；将X=1代入，则结果是Y非=Z非。

17、 已知逻辑变量A、B、C，则与为非逻辑运算关系。

答案: 错误
分析：请参阅知识点“逻辑运算规律”的讲解。三变量的异或逻辑与同或逻辑关系相等。

18、

答案: 正确
分析：请参阅知识点“数制与码制”的讲解。二进制数转换为八进制数，只需按三位一组001 100.100 100替换为八进制数码即可。

19、

答案: 正确
分析：请参阅知识点“数制与码制”的讲解。八进制数转换为二进制数，只需将每个八进制数用3位二进制数替换即可。

20、

答案: 错误
分析：请参阅知识点“数制与码制”的讲解。十六进制数转换为二进制数，只需将每个十六进制数替换为4位二进制数码即可。正确答案是 1100 1111。

21、 与非逻辑运算的法则可概述为：有        出         ，全        出         。
答案: (以下答案任选其一都对)0，1，1，0;
0 1 1 0;
0,1,1,0;
0110
分析：请参阅知识点“组合逻辑运算”的讲解。

22、 或非逻辑运算的法则可概述为：有        出         ，全        出          。
答案: (以下答案任选其一都对)1，0，0，1;
1 0 0 1;
1,0,0,1;
1001
分析：请参阅知识点“组合逻辑运算”的讲解。

23、 已知逻辑变量A、B，则与为            逻辑运算关系。
答案: (以下答案任选其一都对)反;
非
分析：请参阅知识点“组合逻辑运算”的讲解。

24、 循环码的特点是相邻的2个编码之间只有        位码元不同。
答案: (以下答案任选其一都对)1;
一
分析：请参阅知识点“数制与码制”的讲解。

25、
答案: 49
分析：请参阅知识点“数制与码制”的讲解。按位权展开式将所有数制转换为十进制数，再进行运算。

第二讲逻辑函数的代数化简 逻辑函数的代数化简

1、 逻辑函数F (A,B,C,D)=AB + BC +CD 写成最小项之和，其结果应为∑m (_)；写成最大项之积，其结果应为∏M (_____)。   

答案: (3，6，7，11，12，13，14，15)；(0，1，2，4，5，8，9，10)

2、 用公式法将下列函数化简为最简与-或式，则正确答案为                     。     

答案: 1，AD

3、 根据反演规则，若，则                           。

答案:

4、 下列说法不正确的是__。

答案: 最小项的对偶式是最大项

5、 函数的最简与-或式为                           ，其对偶式的最简与-或式为                          。

答案: ，

6、 逻辑函数有多种表示方式，其中可以唯一地描述一个逻辑函数的方式是                  。

答案: 真值表

7、 已知逻辑函数F =ABC +CD，则在下列选项中令F = 1的是                    。  

答案: BC =1，D =1

8、 下述错误的逻辑等式是                         。

答案:

9、 逻辑等式的反演式为                     。

答案:

10、 逻辑等式的对偶式为                     。

答案:

11、 已知逻辑函数，，试分析两者之间的逻辑关系是                    。

答案:

12、 用代数法化简逻辑函数，则其最简与-或式为                。

答案: B

13、 用代数法化简逻辑函数，则其最简与-或式为                。

答案:

14、 用代数法化简逻辑函数，则其最简与-或式为                。

答案:

15、 用代数法化简逻辑函数，在下列化简结果中，错误的化简结果是                    。

答案:

16、 求一个逻辑函数F 的对偶式，可以对原逻辑式进行如下变换，其中错误的是                             。

答案: 原变量换成反变量，反变量换成原变量

17、 已知有4个逻辑变量，它们能组成的最小项的个数为          ，这4个逻辑变量的任意两个最小项相与，结果恒等于         。
答案: (以下答案任选其一都对)16，0;
16 0;
16,0
分析：n个变量有2的n次方个最小项，任意一组变量取值只能令一个最小项的值等于1。

18、 已知有5个逻辑变量，它们能组成的最大项的个数为          ，这5个逻辑变量的任意两个最大项相或，结果恒等于         。
答案: (以下答案任选其一都对)32，1;
32,1;
32 1
分析：n个变量有2的n次方个最大项，任意一组变量取值只能令一个最大项的值等于0。

19、 已知有4个逻辑变量，它们能组成的最小项的个数为          ，这4个逻辑变量的全部最小项相或，结果恒等于         。
答案: (以下答案任选其一都对)16，1;
16 1;
16,1
分析：n个变量有2的n次方个最小项，任意一组变量取值只能令一个最小项的值等于1。

20、 已知有3个逻辑变量，它们能组成的最大项的个数为          ，这3个逻辑变量的全部最大项相与，结果恒等于         。
答案: (以下答案任选其一都对)8，0;
8 0;
8,0
分析：n个变量有2的n次方个最大项，任意一组变量取值只能令一个最大项的值等于0。

21、 已知某三变量逻辑函数的标准与-或式为F =∑m (1,4,5,6,7)；则其标准或-与式为F =∏M (__)。  
答案: (以下答案任选其一都对)0,2,3;
0，2，3;
0 2 3
分析：已知某三变量逻辑函数的标准与-或式为F =∑m (1,4,5,6,7)；则其标准或-与式为F =∏M (0,2,3)。

22、 已知某三变量逻辑函数，则其标准与-或式Y =∑m  (__)。  
答案: (以下答案任选其一都对)1,4,5,6,7;
1，4，5，6，7;
1 4 5 6 7
分析：标准与-或式为Y =∑m (1,4,5,6,7)；则其标准或-与式为Y =∏M (0,2,3)。

23、 已知某三变量逻辑函数，则其标准或-与式为Y (A,B,C ) =∏M (__)。  
答案: (以下答案任选其一都对)0,2,3;
0，2，3;
0 2 3
分析：标准与-或式为Y =∑m (1,4,5,6,7)；则其标准或-与式为Y =∏M (0,2,3)。

24、 已知某三变量逻辑函数，则其标准与-或式F =∑m  (__)。
答案: (以下答案任选其一都对)1,3,4,5,7;
1，3，4，5，7;
1 3 4 5 7
分析：标准与-或式为F =∑m (1,3,4,5,7)；则其标准或-与式为F =∏M (0,2,6)。

25、 已知某三变量逻辑函数，则其标准或-与式为F (A,B,C ) =∏M (__)。  
答案: (以下答案任选其一都对)0,2,6;
0，2，6;
0 2 6
分析：标准与-或式为F =∑m (1,3,4,5,7)；则其标准或-与式为F =∏M (0,2,6)。

26、 用代数法化简逻辑函数，则其最简与-或式为F =                         。
答案: (以下答案任选其一都对)A+B;
B+A;
a+b;
b+a
分析：正确答案为F=A+B。

第三讲逻辑函数的卡诺图化简 逻辑函数的卡诺图化简

1、 采用卡诺图化简逻辑函数如下图所示，其中正确的化简结果是            。                   (1)                                          (2)                    (3)                                          (4)

答案: (1)、(2)、(3)

2、 已知逻辑函数，按照由高到低A,B,C的排序填写函数卡诺图，则P (A,B,C )=∑m (               )。

答案: =∑m (1,2,4,7)

3、 已知逻辑函数P (A,B,C )=∑m (3,5,6,7)，卡诺图化简可得最简与-或式为                         。

答案:

4、 已知某逻辑函数的卡诺图如下图所示，图中X为约束项。该逻辑函数的最简与-或式为                   。

答案:

5、 用卡诺图化简逻辑函数，则正确答案为                        。

答案:

6、 用卡诺图化简逻辑函数，则正确答案为                        。

答案:

7、 用卡诺图化简逻辑函数，则正确答案为                        。

答案:

8、 用卡诺图化简逻辑函数，则正确答案为                        。

答案:

9、 已知逻辑函数、，设，则在下列函数卡诺图中，F 的函数卡诺图为              。                        (1)                                          (2)                        (3)                                          (4)

答案: 图(3)

10、 已知逻辑函数、，设，则逻辑函数F 的最简与-或式为              。

答案:

11、 用卡诺图化简逻辑函数，则其最简与-或式为                        。

答案:

12、 已知逻辑函数为，约束条件为AB +AC =0，用卡诺图化简得到最简与-或式为               。

答案:

13、 已知逻辑函数、，试分析在下列卡诺图中，分别与、、相对应的函数卡诺图为              。                       (1)                                      (2)                                        (3)

答案: (3)、(1)、(2)

14、 用卡诺图化简逻辑函数，则其最简与-或式为                    。

答案:

15、 已知逻辑函数为，约束条件为AB +AC =0，用卡诺图化简得到最简与-或式，下述选项中错误的化简结果为               。

答案:

第四讲简单门电路与TTL门电路 简单门电路与TTL门电路

1、 在数字电路中，稳态时三极管一般工作在           状态。在下图中，若，则晶体管        ，此时=           ；欲使晶体管处于饱和状态，需满足的条件为           。

答案: 开关，截止，3.7V，

2、 下图为某门电路的特性曲线，试据此确定它的下列参数：输出高电平       ；输出低电平       ；输入短路电流       ；高电平输入漏电流        。

答案: 3V，0.3V，1.4mA，0.02mA

3、 由TTL门组成的电路如下图所示，已知它们的输入短路电流＝1.6mA，高电平输入漏电流＝40μA。试问：当A =B =1时，G1的              电流为               ；A =0时，G1的               电流为                 。

答案: 灌，3.2mA，拉，160 μA

4、 TTL门电路扇出系数               ；  其含义为              。

答案: 或；最多能带同类门的数量

5、 TTL逻辑门的低电平噪声容限                  ，高电平噪声容限                 。

答案: 、

6、 在下图所示电路中，二极管具有理想特性，试分析电路输入A、B、C与输出P的逻辑关系为                 。

答案:

7、 在下图所示电路中，二极管具有理想特性，试分析电路输入A、B、C与输出P的逻辑关系为                 。

答案:

8、 由双极型晶体管组成的开关电路，使其工作于饱和区的条件是                    。

答案:

9、 设TTL异或门的输入端为A、B，若将其作反相器使用，则A、B端应                          连接。

答案: A或B端有1个接入高电平

10、 TTL门电路采用推拉式输出结构，其主要优点是降低电路的                      ，提高电路                    的能力。

答案: 静态功耗，驱动负载

11、 已知某TTL非门的电压传输特性、输入和输出特性曲线如下图所示，则其高电平噪声容限               和低电平噪声容限                       。

答案: 1.5V，0.7V

12、 已知某TTL非门的电压传输特性、输入和输出特性曲线如下图所示，则其扇出系数                。

答案: 15

13、 电路如图所示，设图中元件参数选择合理，晶体管工作于开关状态，则电路的输出逻辑函数表达式为              。

答案:

14、 电路如图所示，设图中元件参数选择合理，晶体管工作于开关状态，则电路的输出逻辑函数表达式为              。

答案:

15、 电路如图所示，设图中元件参数选择合理，晶体管工作于开关状态，则电路的输出逻辑函数表达式为              。

答案:

16、 门电路结构如下图所示，该电路实现了       逻辑运算功能。
答案: 与非
分析：图示为TTL与非门电路结构，实现了与非逻辑运算功能。

17、 门电路结构如下图所示，该电路实现了                  逻辑运算功能。
答案: (以下答案任选其一都对)非;
反
分析：图示为TTL非门电路结构，实现了非逻辑运算功能。

18、 设图中PN结的导通压降为0.7V，试求当电路输入，时，晶体管VT1的基极电位              V。
答案: 1
分析：图示为TTL与非门电路结构，当A端输入低电平时，对应发射结正偏导通，晶体管VT1的基极电位被钳制在UB1=0.7V+UA。

19、 设图中PN结的导通压降为0.7V，试求当电路的输入时，VT1的基极电位          V。
答案: 2.1
分析：图示为TTL与非门电路结构，当输入全部为高电平时，VT1的发射结均处于截止状态，晶体管VT1的基极电流全部流向VT2，令VT2和VT5饱和导通，VT1的基极电位UB1=3*0.7V=2.1V。

20、 数字电路中的三极管一般工作于                      区和                     区，而                     区只是一种过渡状态。
答案: (以下答案任选其一都对)饱和，截止，放大;
饱和 截止 放大;
截止，饱和，放大;
截止 饱和 放大;
截止,饱和,放大;
饱和,截止,放大
分析：请参阅知识点“TTL门电路I”的讲解。数字电路中的三极管一般工作于开关状态，即饱和区和截止区，而放大区是过渡状态。

21、 已知某逻辑电路的，,,,则其高电平噪声容限             V。
答案: 0.4
分析：请参阅知识点“TTL门电路电压传输特性与噪声容限”的讲解。噪声容限——在保证电路输出高、低电平基本不变的条件下，输入电平允许的波动范围。UNH=UOHmin-UIHmin。

22、 已知某逻辑电路的，,,,则其低电平噪声容限             V。
答案: 0.5
分析：请参阅知识点“TTL门电路电压传输特性与噪声容限”的讲解。噪声容限——在保证电路输出高、低电平基本不变的条件下，输入电平允许的波动范围。UNL=UILmax-UOLmax。

第五讲TTL门电路与其它门电路 TTL门电路与其它门电路

1、 TTL门电路输入端悬空时，应视为        ；此时如用万用表测量输入端的电压，读数约为         。

答案: 高电平，1.4V

2、 集电极开路门在使用时须在           与           之间接一电阻。

答案: 输出端，电源

3、 CMOS门电路的特点：静态功耗           ；而动态功耗随着工作频率的提高而           ；输入电阻                 ；噪声容限                 于TTL门。

答案: 极低，增加，很大，高

4、 在下列门电路中，输出端不可以并联使用的是                     。

答案: 具有推挽输出结构的TTL门电路

5、 CMOS电路如下图所示，TG为CMOS传输门，G为TTL与非门，则C =0时，P =      ;  C =1时，P =      。

答案: 0，

6、 TTL门电路多余输入端的正确处理方法是                       。

答案: 将与门、与非门的多余输入端接。

7、 使用TTL门电路时，其多余输入端的正确处理方法是                               。

答案: 将或门、或非门的多余输入端接地。

8、 使用CMOS门电路时，其多余输入端的正确处理方法是                               。

答案: 将与门、与非门的多余输入端接。

9、 集电极开路门(OC门)常被用于                             。

答案: 实现“线与”和逻辑电平的转换

10、 能够双向传输数字信号的器件是                        。

答案: 三态门

11、 由TTL三态门组成的电路如图所示，则电路的输出逻辑函数表达式为             。

答案:

12、 图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平=3.6V，输出低电平=0.3V。试分析当C =1、开关S闭合导通时，=     V，=     V 。

答案: 1.4V，0.3V

13、 图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平=3.6V，输出低电平=0.3V。试分析当C =1、开关S截止关断时，=     V，=     V 。

答案: 0V，0.3V

14、 图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平=3.6V，输出低电平=0.3V。试分析当C =0、开关S闭合导通时，=     V，=     V 。

答案: 3.6V，0.3V

15、 图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平=3.6V，输出低电平=0.3V。试分析当C =0、开关S截止关断时，=     V，=     V 。

答案: 3.6V，0.3V

16、 下图所示电路由CMOS门构成，试分析电路输出的最简与-或式为                     。

答案:

17、 下图所示CMOS门电路的逻辑功能是                          。

答案:

18、 下图所示CMOS门电路的逻辑功能是                          。

答案:

19、 图示为TTL门电路，该电路能够实现非逻辑运算功能。

答案: 正确
分析：图示为与非门，其中一个输入端接入高电平，则输出等于A非。

20、 图示为TTL门电路，该电路能够实现非逻辑运算功能。

答案: 正确
分析：图示为TTL或非门，输入端对地接入电阻值小，相当于低电平输入，输出为A非。

21、 图示为TTL门电路，该电路能够实现非逻辑运算功能。

答案: 正确
分析：图示为异或门，TTL结构输入端悬空相当于高电平输入，所以1和A的异或运算结果是A非。

22、 图示为TTL门电路，该电路能够实现非逻辑运算功能。

答案: 错误
分析：图示为低电平使能有效的三态输出与非门，该电路使能端接入高电平，输出为高阻态。

23、 图示为TTL门电路，该电路能够实现非逻辑运算功能。

答案: 错误
分析：图示电路实现与或非的逻辑运算功能，TTL与门输入对地接入大电阻，相当于高电平输入，电路的输出是低电平。

24、 图示为CMOS门电路，该电路能够实现非逻辑运算功能。

答案: 错误
分析：CMOS门电路的输入端是栅极，输入电流等于0，因而输入端对地接入电阻，无论阻值大小，都相当于是低电平输入。该电路的输出为高电平。

25、 图示为CMOS门电路，该电路能够实现非逻辑运算功能。

答案: 错误
分析：CMOS门电路的输入端不允许悬空使用，容易吸附静电电荷损伤器件。

26、 图示为CMOS门电路，该电路能够实现非逻辑运算功能。

答案: 错误
分析：图示为同或门，1和A的同或逻辑运算的结果是A。

第六讲组合电路的分析与设计 组合电路的分析与设计

1、 分析如图所示电路的逻辑功能，正确答案为                   。

答案: 当输入有奇数个1时，输出为1； 否则为0

2、 设A、B为逻辑门的两个端入端，Y为输出。已知A、B和Y的波形如图所示，则该门电路执行的是____逻辑操作。

答案: 与

3、 用与非门构成的逻辑电路如下图所示，其中逻辑函数式错误的项是                       。

答案: 图(3)

4、 与下图所示逻辑图相对应的正确逻辑关系为            。

答案: 异或逻辑

5、 采用全加器组成的电路如图所示，试分析电路输出F1、F2、F3和F4的逻辑函数式为                     。

答案:                 

6、 已知某三输入的门电路，输入信号A、B、C和输出信号Y的波形如图所示，则该门电路执行的是        逻辑操作。

答案: 与非

7、 下图所示电路中，与逻辑式Y1=AB+BC、Y2=(A+B)(A+C)对应的逻辑图顺序是         。

答案: 图(2)；图(1)

8、 在下图中，与逻辑式Y1=A+BC、Y2=A(B+C)+BC对应的逻辑图顺序是                      。

答案: 图(2)；图(1)

9、 下图所示逻辑图的正确逻辑函数式为                             。

答案:

10、 下图所示逻辑图的正确逻辑函数式为                   。

答案:

11、 从下图所示逻辑图中，选出不能实现“异或”逻辑关系的一项为_____。

答案: 图(3)

12、 组合逻辑电路是由               构成的。

答案: 门电路

13、 试分析下图所示电路的逻辑功能，其输出逻辑函数表达式为                     ，电路的逻辑功能是                  。

答案: ，奇偶校验器

14、 逻辑电路如下图所示，当取S 和C 作为电路的输出时，此电路的逻辑功能是                  。

答案: 全加器

15、 逻辑电路如下图所示，当取P 和L 作为电路的输出时，此电路的逻辑功能是                  。

答案: 半加器

16、 某水仓装有大小两台水泵排水，如下图所示。试设计一个水泵启动、停止逻辑控制电路，设有3个水位传感器H、M、L，水位高于传感器为1，反之为0；水泵开动为“1”，停止为“0”。具体要求是：当水位在H 以上时，大小水泵同时开动；水位在H、M 之间时，只开大泵F 2；水位在M、L 之间时，只开小泵F 1；水位在L 以下时，停止排水。请写出该控制电路输出的最简与-或表达式为           和           。

答案: ；

17、 用二输入与非门实现的逻辑电路如下图所示，试分析该电路的逻辑功能，下列说法正确的是              。

答案: 该电路实现全减器的逻辑功能，X为差的输出，Y为借位输出。

18、 某汽车驾驶员培训班进行结业考试，有三名评判员，其中A 为主评判员，B 和C 为副评判员。在评判时，按照少数服从多数，并且得到主评判员的认可，方可通过的原则。根据题意进行设计，设裁判认可为”1″，成绩通过为”1″，则该电路正确的输出逻辑表达式为                 。

答案:

19、 设计一个组合逻辑电路，输入为4位二进制码B3B2B1B0。要求实现的逻辑功能是：当B3B2B1B0是8421BCD码输入时，电路输出Y=1；否则Y=0。要求用集电极开路的与非门设计实现该电路，则与之对应的逻辑表达式是                           。

答案:

20、 组合逻辑电路的一般分析步骤如图所示，按照ABCDEF的顺序，填入如下分析步骤，正确的排序为           。(1)列电路的真值表；(2)画函数卡诺图；(3)用公式法化简逻辑函数；(4)从输入到输出逐级写逻辑函数式；(5)分析电路的逻辑功能；(6)用卡诺图化简逻辑函数。

答案: (4) ® (2) ®(6) ® (3) ® (1) ® (5)

21、 已知某组合逻辑电路的工作波形如下图所示，其中A、B 为输入信号，L 为输出信号，试分析电路输出L 的逻辑表达式为             。

答案:

22、 下列可以唯一描述组合逻辑电路功能的方式是                    。

答案: 卡诺图

下方是付费阅读内容：本平台商品均为虚拟商品，无法用作二次销售，不支持退换货，请在购买前确认您需要购买的资料准确无误后再购买，望知悉！

完整答案需点击上方按钮支付5元购买,所有答案均为章节测试答案，购买后上方矩形框将出现已付费的隐藏内容。

第七讲代码转换电路 代码转换电路

1、 用最小项译码器74LS138和逻辑门组成的电路如图所示，求电路输出Y =     ，Z =     ，实现         功能。

答案: ，，全加器

2、 由集成四位全加器74LS283和或非门构成的电路如图所示，已知输入DCBA 为8421BCD码，试分析并写出表达式               ，输出为             码。

答案: D+CB+CA；2421BCD码

3、 下图所示LED显示器件为共     极，使用时, 通常在a~g 7个输入端串联阻值为300W~500W的电阻，其作用为      。

答案: 阴；限流

4、 由3线/8线译码器74LS138和与非门构成的电路如图所示，电路输出P 1=       ，实现         功能。

答案: ，一致性判别电路

5、 下表所示为某电路的功能真值表，输入为S3、S2、S1、S0，输出为D1、D0，此电路称为         。

答案: 编码器

6、 由3线/8线译码器74LS138和与非门构成的电路如下图所示，试分析并说明其逻辑功能是                     。

答案: 全减器

7、 用集成四位全加器74LS283和二输入与非门设计代码转换电路如下图所示，设电路输入DCBA为8421BCD码，试分析全加器的输出是                   码。

答案: 5421BCD码

8、 计算机键盘上有101个按键，若用二进制代码对其进行编码，则至少用          位二进制码。

答案: 7

9、 由2线/4线译码器构成的电路如下图所示，试分析其对应的最简与-或表达式为                      。

答案:

10、 8线-3线优先编码器74148接通电源后，其使能输出端输出低电平，则其原因可能是                       。

答案: 芯片没有输入有效编码

11、 已知8线-3线优先编码器74148的功能表如图(a)所示，请分析判断图(b)所示电路的输出编码B3B2B1B0为               。

答案: 0100

12、 已知8线-3线优先编码器74148的功能表如图(a)所示，请分析判断图(b)所示电路的输出编码B3B2B1B0为               。

答案: 1111

13、 用集成四位全加器74283和组合逻辑电路设计的代码转换电路如图所示。设电路输入DCBA为8421BCD码，若要电路输出S3S2S1S0的编码为余三码，则74283的加数B3B2B1B0对应的输入为            。

答案: ，，，

14、 用集成四位全加器74283和组合逻辑电路设计的代码转换电路如图所示。设电路输入DCBA为余三码，若要电路输出S3S2S1S0的编码为8421BCD码，则74283的加数B3B2B1B0对应的输入为            。

答案: ，，，

15、 用集成四位全加器74283和组合逻辑电路设计的代码转换电路如图所示。设电路输入DCBA为8421BCD码，若要电路输出S3S2S1S0的编码为5421BCD码，则74283的加数B3B2B1B0对应的输入为            。

答案: ，，

16、 用集成四位全加器74283和组合逻辑电路设计的代码转换电路如图所示。设电路输入DCBA为8421BCD码，若要电路输出S3S2S1S0的编码为2421BCD码，则74283的加数B3B2B1B0对应的输入为            。

答案: ，，

17、 用于驱动共阴极数码管的七段显示译码电路，当显示译码电路的七个输出端状态为abcdefg=0011111时，该译码器的数据输入状态(8421BCD码)应为                              。

答案: 0110

18、 设计一个代码转换电路，要求输入为4位自然二进制码，输出为4位循环码。根据题意，符合设计要求的逻辑函数表达式和逻辑电路是                    。

答案: (1)和(3)

19、 8线-3线优先编码器74LS148接通电源后，无论编码输入怎样变化，所有输出均被封锁在高电平，则其原因可能是          。

答案: 使能输入端没有接地

20、 下列特性描述中，                   不属于LED的特性。

答案: 工作电流较小

21、 下列特性描述中，                    不属于LCD的特点。

答案: 亮度较高 

22、 下图所示为实现8421BCD码到7段码转换的显示译码器框图。设显示译码器输入端A、B、C、D输入为8421BCD码，电路输出a~g能驱动共阴极数码管显示0~9十个字型。试分析显示译码器g段输出对应的最简与-或式为             。

答案:

23、 要想实现8421BCD码到余三码的转换，最简单的设计方法是使用          。

答案: 4位二进制加法器

第八讲中规模集成电路 中规模集成电路

1、 下图所示为双4选1数据选择器构成的组合逻辑电路，输入变量为A、B、C，输出F1、F2的逻辑函数分别为              、             ，其功能为                  。

答案: ，，全加器

2、 4选1数据选择器的逻辑图如图所示，输入变量A、B通过4个非门进入与门的输入端。这4个非门具有      和      作用。

答案: 反相器；缓冲或增加带负载能力

3、 下列四个逻辑函数中                    存在“1”态冒险。

答案:

4、 用图(a)所示电路与图b所示集成四位数码比较器构成一个五位数码比较器，L、 Q、 G 分别接到74LS85的串行输入端          、          、          。

答案: A < B；A = B；A > B

5、 下图所示为8选1数据选择器所构成的电路，试分析：当G1G0的取值为00时，电路输出Y的逻辑表达式为                   。 

答案:

6、 下图所示为8选1数据选择器所构成的电路，试分析：当G1G0的取值为01时，电路输出Y的逻辑表达式为                   。 

答案:

7、 下图所示为8选1数据选择器所构成的电路，试分析：当G1G0的取值为10时，电路输出Y的逻辑表达式为                   。 

答案:

8、 下图所示为8选1数据选择器所构成的电路，试分析：当G1G0的取值为11时，电路输出Y的逻辑表达式为                   。 

答案:

9、 用双4选1数据选择器74LS153实现的逻辑电路如下图所示，试分析该电路的逻辑功能，下列说法正确的是      。

答案: 该电路实现全减器的逻辑功能，Y1为差的输出，Y2为借位输出。

10、 已知四变量逻辑函数，其输入约束条件为。请写出该函数的最简与-或式，并判断该式在输入变量的何种取值下，会出现“0”态冒险现象。

答案: ，ABC的取值为“001”

11、 由8选1数据选择器74151组成的电路如下图所示，试分析电路的输出函数为__。

答案:

12、 由8选1数据选择器74151和3线-8线译码器74138组成的电路如下图所示，试分析该电路的逻辑功能是            。

答案: 2位二进制数码的比较运算，输出L2表示A>B，输出L1表示A=B，输出L0表示A<B。

13、 由8选1数据选择器74151组成的电路如图(a)所示，已知电路输入波形如图(b)所示，试分析电路依次输出的信号序列为__。

答案: 1011001100

14、 电路如图所示，试分析该电路的逻辑功能是                        。

答案: 实现2位二进制数的乘法运算

15、 下列表达式中不存在竞争冒险的有               。

答案:

16、 已知函数，当变量的取值为                  时，将不出现冒险现象。

答案: B=C=0    

17、 已知逻辑函数，要求在不改变电路功能的前提下，应将其转换成                           形式可消除竞争冒险现象。

答案:

18、 一个64选1的数据选择器有        个选择变量(地址变量)输入端。

答案: 6

19、 若用4选1数据选择器设计函数F = A+B，设以A为选择控制信号的高位，则数据输入D0D1D2D3的状态是         。

答案: 0111 

20、 设某数据选择器的有3个地址输入端，则该数据选择器最多可以有           个数据信号输入端。

答案: 8

21、 试用一片8选1数据选择器74151设计函数发生电路，其逻辑功能如下表所示。在下列逻辑电路中，正确的设计是         。

答案: 图(a)

22、 由双4选1数据选择器74153和门电路组成的组合逻辑电路如下图所示，试分析电路输出Z与输入X3X2X1X0之间的逻辑关系为                     。

答案: 检测8421BCD码   

23、 设计一个3变量的组合逻辑电路，要求输入为3位二进制数码，当输入可以被3整除时，电路输出商值；当不能被3整除时，输出为0。在下列图示电路中，正确的设计是                。

答案: 图(b)

24、 由4位二进制数值比较器7485和4位二进制全加器74283构成的电路如下图所示。试分析当电路输入端A3A2A1A0输入为1001时，输出端S3S2S1S0的值为                     。

答案: 1100

第九讲触发器 触发器

1、 由两个“或非”门组成的基本RS触发器如图所示，在下列真值表中，正确的真值表为            。                            (1)                                                              (2)                            (3)                                                              (4)

答案: 表(2)

2、 电路如图(a)和(b)所示，各触发器的初态均为“0”，在CP作用下电路的输出波形正确的是                     。                            (1)                                                              (2)                              (3)                                                              (4)

答案: 图(1)

3、 D触发器构成的电路如下图所示，该电路能实现                  的功能。

答案: T触发器

4、 逻辑电路如下图所示，在下列真值表中，正确的真值表为                 。                            (1)                                                              (2)                            (3)                                                              (4)

答案: 表(2)

5、 下面所示电路中，能实现对时钟信号二分频的电路为                   。                            (1)                                               (2)                            (3)                                                (4)

答案: 图(3)

6、 由与非门构成的基本RS触发器的约束条件是                                             。

答案:

7、 由或非门构成的基本RS触发器的约束条件是                                             。

答案:

8、 电路如下图所示，状态方程为的电路是                       。                           (a)                                      (b)                                         (c)                                    (d)

答案: 图(b)、(d)

9、 设下图(a)所示触发器 的初态为“0”，已知CP、A、B 和的工作波形如图(b)所示。试分析判断              是Q 的输出波形。                (a)                (b)

答案: Qa

10、 设下图所示逻辑电路中触发器的初态均为“0”。试分析在给定电路输入波形作用下，正确的电路输出波形是      。                                    (a)                                            (1)                                                                            (2)                                            (3)                                                                             (4)

答案: 图(2)

11、 由2个TTL或非门构成的基本RS触发器如下图所示。试分析当R=S=0时，触发器的状态应为                     。

答案:

12、 逻辑电路如下图所示，设图中各触发器的初态均为“0”。试分析在给定电路输入波形作用下，正确的电路输出波形是                      。                                    (a)                                        (1)                                                                      (2)                                        (3)                                                                      (4)

答案: 图(4)

13、 设下图(a)所示触发器 的初态为“0”，已知CP、A、B 的工作波形如图(b)所示。试分析判断              是Q 的输出波形。                 (a)                 (b)

答案: Qb

14、 逻辑电路如图(a)所示，已知CP、C、D的工作波形如图(b)所示。试分析判断              是Q 的输出波形。                 (a)                 (b)

答案: Qc

15、 由CMOS门构成的电路图(a)所示，已知输入A、B 和C 的工作波形如图(b)所示。试分析判断              是Q 的输出波形。                 (a)                 (b)

答案: Qc

16、 逻辑电路如下图所示，试分析其具有                  逻辑功能。

答案: D触发器

17、 由基本R-S触发器和传输门构成的逻辑电路如下图所示。试分析当X=0，=0，=1时，电路的输出状态为             。

答案: 高阻态

18、 由基本R-S触发器和传输门构成的逻辑电路如下图所示。试分析当X=1，=0，=1时，电路的输出状态为             。

答案: 1态

19、 逻辑电路如下图所示，设触发器的初态Q1Q0=00，试分析在第一个CP控制下，触发器的新态Q1Q0=         。

答案: 01

20、 逻辑电路如下图所示，设触发器的初态Q1Q0=00，试分析在第一个CP控制下，触发器的新态Q1Q0=         。

答案: 11

21、 逻辑电路如下图所示，设触发器的初态Q1Q0=11，试分析在第一个CP控制下，触发器的新态Q1Q0=         。

答案: 00

22、 逻辑电路如下图所示，设触发器的初态Q1Q0=11，试分析在第一个CP控制下，触发器的新态Q1Q0=         。

答案: 10

第十讲时序电路的分析与设计 时序电路的分析与设计

1、 由CMOS门构成的电路如图所示，以下表述正确的是                   。

答案: C =0时属于组合电路，C =1时属于时序电路

2、 时序逻辑电路如图所示，触发器初态为0。Z 是CP 的         分频。

答案: 3

3、 采用触发器构成计数器。计数器的输入、输出波形如下图所示，试分析至少需要       个触发器。

答案: 3

4、 逻辑电路如下图所示，假设电路初始状态Q2Q1Q0=000。试分析：由FF1和FF0构成的是       进制计数器；以Q2为高位，试分析整个电路为        进制计数器。

答案: 三，六

5、 以Q1为高位，试分析下图所示逻辑电路的功能是            进制             计数器。

答案: 4，减法

6、 已知某同步时序逻辑电路的最简状态表包含的状态数为m，相应的触发器的个数为n，则m和n应满足           的关系。

答案:

7、 时序逻辑电路根据输出信号的特点，分为                时序电路和                时序电路。

答案: Mealy型，Moore型

8、 Moore型时序逻辑电路的输出与                         有关。

答案: 电路内部触发器的现态

9、 下列关于计数器的有效时序的说法，正确的是                         。

答案: 在计数循环内出现的电路状态，并且每个状态都能稳定地保持1个时钟周期。

10、 已知某时序电路的状态转换图如下图所示，试分析该电路的等价状态是            和            。

答案: S0、S4

11、 设计一个同步二进制计数器，控制信号为X，触发器输出为Q1Q0。要求：当X=0时，实现模M=4的加法计数功能；当X=1时，实现模M=3的加法计数功能。若选用JK触发器进行设计，则每个触发器的驱动方程为              。

答案: ，

12、 设计一个序列监测器 ，当输入X出现“000”序列时，监测器能够识别并输出Z=1。根据题意，正确的状态转换图为             。                      (a)                                           (b)                      (c)                                           (d)

答案: 图(c)

13、 已知同步时序电路的状态转换图如下图所示，设触发器输出为Q1Q0，用输出状态的00、01、10分别代表S0、S1、S2。要求用D触发器设计实现该电路，则D触发器的驱动方程为                       。    

答案: ，

14、 已知同步时序电路的状态转换图如下图所示，设触发器输出为Q1Q0，用输出状态的00、01、10分别代表S0、S1、S2。要求用D触发器设计实现该电路，试分析电路的无效状态11，在X=0时的次态是             ；在X=1时的次态是             。

答案: 10，00

15、 设计一个同步时序电路，当输入信号X=0时，按二进制规律递增计数；当X=1时，按循环码计数。设触发器的初态Q2Q1为“00”。要求用JK触发器进行设计，则每个触发器的驱动方程为                             。

答案: ，

16、 时序逻辑电路在结构上必须包含             ，其输出不仅取决于当前时刻的输入，而且与                  有关。

答案: 存储器件，电路的原态

17、 逻辑电路如下图所示，以Q2为高位，试分析对该电路逻辑功能的正确描述是                        。

答案: 同步3进制加法计数器，能自启动。

18、 逻辑电路如下图所示，以Q2为高位，试分析对该电路逻辑功能的正确描述是                        。

答案: 同步2位二进制可逆计数器。

19、 逻辑电路如下图所示，以Q3为高位，试分析对该电路逻辑功能的正确描述是                        。

答案: 能自启动的异步5进制加法计数器。

20、 逻辑电路如下图所示，以Q2为高位，试分析对该电路逻辑功能的正确描述是                        。

答案: 异步3进制加法计数器。

21、 逻辑电路如下图所示，以Q2为高位，试分析当X=0时，该电路的逻辑功能是                        。

答案: 同步4进制减法计数器。

22、 逻辑电路如下图所示，以Q2为高位，试分析当X=1时，该电路的逻辑功能是                        。

答案: 能自启动的同步3进制减法计数器。

23、 逻辑电路如下图所示，以Q3为高位，试分析对该电路逻辑功能的正确描述是                        。

答案: 六分频电路。

24、 逻辑电路如下图所示，以Q3为高位，试分析对该电路逻辑功能的正确描述是                        。

答案: 能自启动的6进制减法计数器。

第十一讲中规模集成时序电路I 中规模集成时序电路

1、 采用中规模加法计数器74LS163构成的电路如图所示，该电路是        进制加法计数器。

答案: 13

2、 由74LS161构成的电路如图所示，Qd相对于CP是         分频，Qd的占空比是           。

答案: 10；50%

3、 由集成异步计数器74LS90构成的电路如图所示，分析计数进制，正确答案为                       。

答案: 图(a)为三进制，图(b)为四进制

4、 采用中规模加法计数器74LS161构成的电路如图所示，该电路是         进制加法计数器。

答案: 十五

5、 采用异步2/5分频计数器74LS90构成的电路如图所示，该电路是         进制加法计数器。

答案: 十

6、 由集成异步计数器74LS93构成的电路如图所示，试分析它是        进制的计数器。

答案: 12

7、 由集成异步计数器74LS93构成的电路如图所示，试分析它是        进制的计数器。

答案: 7

8、 采用中规模加法计数器74LS161构成的电路如图所示，该电路是         进制加法计数器。

答案: 13

9、 由集成异步计数器74LS90构成的电路如图所示，试分析它是        进制的计数器。

答案: 7

10、 采用中规模加法计数器74LS161构成的电路如图所示，试分析该电路是         进制加法计数器，输出状态QdQcQbQa是                     编码。

答案: 10，5421BCD码

11、 由集成异步计数器74LS93构成的电路如图所示，试分析下列描述正确的是                      。

答案: 由与非门构成的基本RS触发器可以将译码数保持半个时钟周期，以实现可靠清零。

12、 采用中规模加法计数器74LS161构成的电路如图所示，试分析该电路是               进制加法计数器。

答案: 14

13、 采用中规模加法计数器74LS161构成的电路如图所示，试分析该电路是               进制加法计数器。

答案: 116

14、 采用中规模加法计数器74LS161构成的电路如图所示，若要构成65进制计数器，则预置数D7~D0为                。

答案: 1011 1111

15、 在下图所示电路中，不能构成100进制的电路是               。                                              (a)                                              (b)                                              (c)                                              (d)

答案: 图(b)

第十二讲中规模集成时序电路II 中规模集成时序电路II

1、 请选择不能组成移位寄存器的触发器是          。

答案: 基本RS触发器

2、 由D触发器构成的3位        计数器电路如图所示，电路         自启动。

答案: 扭环形，不能

3、 某512位串行输入串行输出右移寄存器，已知时钟频率为4MHZ，数据从输入端到达输出端被延迟的时间         。

答案: 128us

4、 下图所示电路，输出为P0，P1，P2，P3，此电路的逻辑功能是                     。

答案: 顺序脉冲发生器

5、 由74LS194和与非门构成的电路如下图所示。设以Qd作为输出信号，此电路的逻辑功能是            。

答案: 序列脉冲发生器  

6、 试分析下图所示电路的逻辑功能，在下列描述中错误的是                     。

答案: 能够自启动的移位寄存器型计数器。

7、 试分析下图所示电路的逻辑功能，在下列描述中错误的是                     。

答案: “跳全0”的七进制计数器。

8、 试分析下图所示电路的逻辑功能，在下列描述中错误的是                     。

答案: 扭环形计数器。

9、 下图所示电路中触发器的初态均为0，试分析在时钟CP控制下，电路输出F的信号序列为                          。

答案: 000010

10、 由集成4位移位寄存器74194构成的电路如下图所示，试分析该电路构成                  进制计数器。

答案: 8

11、 试分析下图所示电路的逻辑功能，设触发器的初态均为0，则在下列描述中错误的是                     。

答案: 能自启动的6进制计数器。

12、 设计一个10进制计数器，若采用环形计数器，则需要            个触发器。若采用扭环形计数器，则需要            个触发器。

答案: 10；5

13、 如果用移位寄存器设计产生序列信号100001，则至少需要              个触发器。

答案: 4

14、 如果用移位寄存器设计产生序列信号111101，则至少需要              个触发器。

答案: 5

15、 如果用移位寄存器设计产生序列信号10111100，则至少需要              个触发器。

答案: 4

第十三讲半导体存储器与可编程逻辑器件概述 半导体存储器与可编程逻辑器件概述

1、 半导体存储器按功能分有               和              两种。

答案: ROM；RAM

2、 ROM主要由          和          两部分组成。

答案: 地址译码器；存储矩阵

3、 某RAM有8根数据线，8位地址线，则其存储容量为                     。

答案: 2 Kbit

4、 关于CPLD器件的正确描述是                         。

答案: 复杂可编程逻辑器件，掉电后信息不消失。

5、 关于FPGA器件的正确描述是                          。

答案: 现场可编程门阵列，掉电后信息消失。

6、 用容量为10244位的RAM扩展成2K8位的RAM，需要用             片10244位的RAM。

答案: 4

7、 关于SRAM存储单元的正确描述是                            。

答案: 是一个双稳态触发器。

8、 用容量为5124位的RAM扩展成409616位的RAM，需要用             片5124位的RAM。

答案: 32

9、 与相同存储容量的SRAM相比，DRAM的存储速度                  ，体积                  ，外围控制电路                  。

答案: 慢，小，复杂

10、 用容量为8K8位的EPROM扩展成64K8位存储器，需要用             片EPROM，需要              根地址线以完成寻址操作。

答案: 8，16

11、 用EPROM实现两个8位二进制数相乘的乘法器，则EPROM至少应具有          根地址线和          根位线。

答案: 16，16

12、 由ROM和D触发器构成的逻辑电路如下图所示。试分析该电路的逻辑功能是                     。

答案: 具有自启动特性的5进制加法计数器。

13、 用ROM设计的组合逻辑电路如下图所示。已知S1S0为选择变量输入端，A、B为数据输入变量，L为输出。试分析：当S1S0=00时，电路输出L=                            。

答案:

14、 用ROM设计的组合逻辑电路如下图所示。已知S1S0为选择变量输入端，A、B为数据输入变量，L为输出。试分析：当S1S0=01时，电路输出L=                            。

答案:

15、 用ROM设计的组合逻辑电路如下图所示。已知S1S0为选择变量输入端，A、B为数据输入变量，L为输出。试分析：当S1S0=10时，电路输出L=                            。

答案:

16、 用ROM设计的组合逻辑电路如下图所示。已知S1S0为选择变量输入端，A、B为数据输入变量，L为输出。试分析：当S1S0=11时，电路输出L=                            。

答案:

17、 由中规模同步加法计数器74161和ROM组成的逻辑电路如下图所示。设计数器的初态Q3Q2Q1Q0=1111，试分析在时钟信号的控制下，电路输出F1的序列信号为                                 。

答案: 01101001

18、 由中规模同步加法计数器74161和ROM组成的逻辑电路如下图所示。设计数器的初态Q3Q2Q1Q0=1111，试分析在时钟信号的控制下，电路输出F2的序列信号为                                 。

答案: 00010111

19、 用ROM设计的组合逻辑电路如下图所示。试分析该电路输出Z 的最简与-或式为                    。

答案:

20、 用ROM设计的组合逻辑电路如下图所示。试分析该电路的逻辑功能为                。

答案: 全加器，F1为本位和的输出，F2为进位输出。

第十四讲脉冲产生及变换电路 脉冲产生及变换电路

1、 电路工作波形如下图所示，正确的单稳态触发器的输入、输出电压波形为              。

答案: 图(b)

2、 在电压控制端(⑤脚)不加控制电压的情况下，555定时器的电压阈值为                  。

答案: 和

3、 555定时器构成的多谐振荡器如下图所示，其振荡周期约为                。

答案:

4、 555定时器构成的多谐振荡器如下图所示，其充电时间常数为               ，放电时间常数为                。

答案: ，

5、 试分析下图所示电路的功能是                    ；其输入触发脉冲的宽度满足                    要求。

答案: 单稳态触发器，触发脉冲的宽度小于电容充电时间

6、 单稳态触发器进入暂态的时刻由             决定，而暂态维持时间由             决定。(1) 电路参数；(2) 触发信号。

答案: (2)，(1)

7、 试分析下图所示电路的功能是                        。

答案: 单稳态触发器

8、 下列关于施密特触发器的功能，不正确的描述是                        。

答案: 施密特触发器可用于脉冲延迟。

9、 下列关于单稳态触发器的功能，正确的描述是                     。

答案: 每触发一次，输出一个矩形脉冲，脉冲宽度由电路的阻、容元件参数决定。

10、 在下图所示的多谐振荡电路中，并联在反相器两侧的电阻是为了保证反相器工作于                        。

答案: 转折区或线性区

11、 由CMOS反相器构成的施密特触发器如下图所示，已知反相器的供电电压，，CMOS反相器的阈值电压。试分析电路的阈值电压                     ，                     。

答案: 3.75V，1.25V

12、 555定时器的输出具有                 特性，在其电压控制端(⑤脚)悬空的情况下，其回差电压为                   。

答案: 滞回，

13、 关于555定时器的功能，下列说法正确的是                   。

答案: 当⑥脚的输入电平大于，②脚的输入电平大于时，输出③脚为低电平。

14、 由555定时器构成的多谐振荡电路如下图所示，设图中二极管具有理想特性。试分析电路输出波形的占空比为               。

答案: 50%

15、 由555定时器构成的多谐振荡电路如下图所示，设图中二极管具有理想特性。试分析电路输出波形的占空比为               。

答案: 75%

16、 由555定时器构成的多谐振荡电路如下图所示，设图中二极管具有理想特性。已知电路输出波形的周期为40ms，试分析在一个周期内，电路输出高电平的时间为             ms，输出低电平的时间为             ms。

答案: 30ms，10ms

17、 由555定时器构成电路如下图所示，试分析电路正常工作时，电路输出uo1和uo2为             ；uo1和uo2的占空比为              。

答案: 矩形波，相同

18、 由555定时器构成电路如下图所示，试分析电路的功能是             ；触发信号的逻辑电平要求是              。

答案: 施密特触发器，高电平应大于，低电平应小于

19、 由555定时器构成的电子门铃电路如下图所示，试分析电路的功能，不正确的描述是                  。

答案:  在电源电压Vcc不变的条件下，要使门铃的鸣响时间延长，可改变C3的容值。

20、 由555定时器所构成电路如下图(a)所示，设图中二极管VD具有理想特性，芯片5脚悬空。已知电路的工作波形如图(b)所示，计算电路参数R1=           kW，R2=           kW；试分析若555定时器的第5脚接入控制电压，则电路的工作状态为              。                                    (a)                                                        (b)

答案: 100，100，无法振荡产生矩形波

21、 由555定时器构成的电路如图(a)所示。已知电路的输入ui波形如图(b)所示，试分析当555定时器的第5脚与节点a相连时，电路输出波形为               ；当555定时器的第5脚与节点b相连时，电路输出波形为               。                    (a)                    (b)

答案: ，

22、 由555定时器构成的电路如图(a)所示。已知电路的输入ui波形如图(b)所示，试分析当555定时器的第5脚与节点a相连时，电路输出波形为               ；当555定时器的第5脚与节点b相连时，电路输出波形为               。                    (a)                    (b)

答案: ，

23、 由555定时器构成的电路如图(a)所示。已知电路的输入ui波形如图(b)所示，试分析当555定时器的第5脚与节点a相连时，电路输出波形为               ；当555定时器的第5脚与节点b相连时，电路输出波形为               。                    (a)                    (b)

答案: ，

第十五讲DAC与ADC DAC与ADC

1、 8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V。若只有最低位为高电平，则输出电压为                   mV。若输入为10001000，则输出电压为             V。

答案: 39mV，5.31V

2、 已知被转换信号的上限频率为10kHz，则A/D转换器的采样频率至少应高于             ，完成一次转换所用时间应小于                。

答案: 20kHz；50ms

3、 衡量A/D转换器性能的主要性能指标是             和              。

答案: 转换精度；转换速度

4、 逐次逼近型和双积分型两种A/D转换器相比较而言，            抗干扰能力强；           转换速度较快。

答案: 双积分型，逐次逼近型

5、 有一个8位A/D转换器，其参考电压为-5V，则1LSB的输出电压大约等于           。

答案: 20mV 

6、 A/D转换的一般步骤包括             、            、             和              。

答案: 采样；保持；量化；编码

7、 三位半A/D转换器有            位能完整显示0~9，最高位显示的数字是            。

答案: 3，0或1

8、 AD7524的应用电路如下图所示，图中D0～D7为数据输入，为片选信号，为写入命令，电源，其输出电压为              V，分辨率为            mV。

答案: – 4.37V，19.53mV

9、 在下图(a)所示电路中，74161是中规模同步4位二进制加法计数器、AD7524为8位D/A转换器；EPROM2716的起始16位地址中所存的数据如图(b)所示。试分析在时钟CP作用下，电路输出Uo的波形是               。                                            (a)                                                                                (b)

答案: 正弦波

10、 由AD7524组成的D/A转换器电路如下图所示，试分析当电路输入的数字量为80H时，电路输出电压 =       。

答案: 0V

11、 计数器型A/D转换器的电路如下图所示，图中是输入的被测信号，是D/A转换器的输出，是电压比较器的输出，是控制信号。A/D转换器开始工作时，计数器已清零，输入高电平。请分析电路的工作原理，已知图中8位D/A转换器的最大输出为9.18V，当电路输入 = 5.41V时，电路输出的数字量为(                        )2。

答案: 10010111

12、 n 位D/A转换器的分辨率可表示为                        。

答案:

13、 10位倒T型电阻网络DAC的电阻网络的电阻取值有          种。

答案: 2

14、 关于并联比较型ADC 的功能，不正确的描述是             。 

答案: 一般电路复杂度很低

15、 下图所示为3位并行比较型A/D转换器，已知其基准电压=+3V，试分析其量化单位为           ，最大量化误差为           。

答案: 0.4V，0.2V

16、 若将最大幅值为7.68V 的模拟信号转换为数字信号，要求模拟信号每变化15mV 能使数字信号最低位发生变化，所用的ADC至少需要                     位。

答案: 9

17、 在下图所示电路中，当Di= 1 时，控制模拟开关Si 接电源； Di =0时，Si接地( i = 0,1,2,3)。已知 = – 8V，，。设 = 6V，试分析电路工作原理，电路输出的电压范围为           。

答案: -8V~ 7V

18、 在下图所示电路中，当Di= 1 时，控制模拟开关Si 接电源； Di =0时，Si接地( i = 0,1,2,3)。已知 = – 8V，，。设 = 0V，4位集成加法计数器74160在时钟CP作用下连续工作，计数器的输出如图中虚线所示与D/A转换电路的数据端相连。试分析电路工作原理，电路输出的电压范围为           。

答案: 7V~9V

19、 双积分型A/D转换电路中积分器的输出波形如下图所示，如果输出波形产生如虚线所示的变化，试分析其产生的原因是                。

答案: 积分时间常数RC 增大

20、 双积分型A/D转换电路中积分器的输出波形如下图所示，如果输出波形产生如虚线所示的变化，试分析其产生的原因是                。

答案: 输入电压增加

21、 双积分型A/D转换电路中积分器的输出波形如下图所示，如果输出波形产生如虚线所示的变化，试分析其产生的原因是                。

答案: 基准电压值增加

22、 双积分型A/D转换电路中积分器的输出波形如下图所示，如果输出波形产生如虚线所示的变化，试分析其产生的原因是                。

答案: 时钟频率增大

23、 并行比较型A/D转换电路如下图所示，设 = +10V。试分析电路工作原理，当电路输入 = 9V时，电路对应的二进制输出CBA为               。

答案: 100

24、 已知某逐次渐近型ADC 的和的波形如下图所示，则此次转换对应的输出二进制数为                         ；若时钟频率为200kHz，则完成这次转换所需时间为             μs。

答案: 0101111010，60

不知道怎么购买？点此查看购买教程！