数字电子技术基础(北京交通大学) 中国大学mooc慕课答案2024版 m55629

作业第1章 数字逻辑系统 第1章作业

1、
评分规则:  以下答案应该把补码和反码反过来。

2、
评分规则:  

3、
评分规则:  

4、
评分规则:  

5、
评分规则:  

6、
评分规则:  

7、 请写出一个“三人表决电路”的“与或”逻辑表达式，A、B、C中A有一票决定权。
评分规则:  

第1章 数字逻辑系统 第1章测验

1、 余3码是       码，减3后是      码，然后加上后六种状态是        码。

答案: 无权，8421BCD，8421

2、 对于题图1.2所示的波形, A、B为输入，F为输出，其反映的逻辑关系是

答案: 异或关系;
无法判断

3、

答案: 1，1，0

4、 已知逻辑函数F=A（B+DC），选出下列可以肯定使F=1的状态是      。

答案: AB=1，C=0，D=0

5、 某一逻辑函数真值确定后，下面描述该函数功能的方法中，具有唯一性的是     。

答案: 逻辑函数的最小项之和表达式

6、  卡诺图中的逻辑相邻或对称相邻具有      码特征，其数值不同只是在位上差    位。

答案: 格雷码， 1

7、

答案: 同或

8、 信号A和0异或相当于      门，信号A和1异或相当于      门。（作答请以顿号“、”间隔）

答案: 缓冲门、非门

9、

答案: ×、m、×、×、M、×

10、 在题图1.7所示的卡诺图中，化简后的逻辑函数是

答案: ;

11、 最小项ABCD的逻辑相邻项是              。

答案: ;
;

12、 任意项和约束项有微小的区别，区别在于任意项值随便，约束项值不允许。约束项和任意项统称为   。（作答请以顿号“、”间隔）
答案: 无关项

作业第2章 逻辑门电路 第2章作业

1、
评分规则:  

2、
评分规则:  

3、
评分规则:  

4、
评分规则:  

5、 如果晶体管基极-射极输入是理想的矩形波，且能使晶体管导通与截止。在集电极-射极输出的波形是非理想的矩形波。（判断对错题）
评分规则:  对

第2章 逻辑门电路 第2章测验

1、 ECL逻辑门电路电压摆率为

答案:  0.8V

2、 TTL电路时间延迟的主要原因是由载流子的聚集和消散引起的，CMOS反相器产生传输延迟的主要原因是由于集成电路                   。

答案: 内部电阻和容性负载

3、 CMOS非门是由一个NMOS和一个PMOS组成，其栅极相连作为输入，漏极相连作为输出，NMOS源极需接     电平，PMOS源极接     电平。

答案: 低、高

4、 双极型TTL两种载流子工作的电流控制器件在抗幅射能力方面比单极型CMOS一种载流子工作的电压控制器件       。因为射线辐射对           浓度影响不大。

答案: 弱、多子

5、 双极型CMOS电路实现逻辑功能采用      器件，驱动输出级采用      射极跟随输出电路。

答案: CMOS；TTL

6、 增加去耦合滤波电容为了消除         ，每一个芯片的电源与地之间接一个0.01uF~0.1uF的电容器滤除            。

答案: 尖峰电流；开关噪声

7、 TTL电路驱动CMOS电路，仅考虑           。

答案: 电压匹配

8、 由NMOS增强型管制成的有源负载。

答案: 栅极和电源连接在一起；;
是两端元件；

9、 典型TTL非门中的T1什么时候处于倒置状态？

答案: 输入接高电平；;
前级输出高电平。

10、 I2L的主要性能可选以下哪些？

答案: 功耗低；;
结构简单；

11、 CMOS逻辑门有静态功耗和动态功耗能之分

答案: 动态功耗是输入信号和输出信号以一定频率切换时的功耗。;
静态功耗是输出电平不变的时候。

12、 CMOS的基本单元是CMOS反相器和CMOS传输门。

答案: 正确

作业第3章 组合逻辑电路 第3章作业

1、
评分规则:  

2、       请设计一表决电路。共有4人参加某学生集体的三好生投票，多数人投赞成票可以通过，其中班主任投否决票不通过，即班主任具有一票否决权。
评分规则:  

3、
评分规则:  

4、   请用74283实现一个可控余3码至8421BCD码和8421BCD码至余3码转换电路。当X=0时实现余3码至8421BCD码，X=1时实现8421BCD码至余3码。
评分规则:  

5、   用8选1数据选择器设计一个组合逻辑电路。该电路有3个输入逻辑变量A、B、C和1个工作状态控制变量M。当M=0时电路实现“意见一致”功能（A、B、C状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。
评分规则:  

第3章 组合逻辑电路 第3章测验

1、 一组合电路输入信号的变化顺序有以下三种情况，当      时，将可能出现竞争冒险。

答案: 00→01→10→11

2、 串行加法器进位信号采用     传递，而并行加法器的进位信号采用    传递。

答案: 逐位，超前

3、

答案: 110

4、 一个十六路数据选择器，其地址输入端有         个。

答案: 4

5、 采用4位比较器7485对两个四位二进制数进行比较时，先比较      位。

答案: 最高

6、 4线-10线译码器中输出状态只有F2=0，其余输出端均为1，则它的的输入状态应取     

答案: 0010

7、 在下列逻辑电路中，是组合逻辑电路的有_____。

答案: 译码器;
编码器;
全加器

8、 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。

答案: 错误

9、 数据分配器的结构与数据选择器相反，它是一种1路输入，多路输出的逻辑电路。从哪一路输出取决于地址控制端。

答案: 正确

10、 使能端的作用是克服竞争冒险和功能扩展。

答案: 正确

11、 清除竞争冒险的常用方法有（1）电路输出端加           ；（2）输入加        ；（3）增加              。（作答请用顿号“、”间隔）
答案: 电容、选通脉冲、冗余项

12、 一个有使能端的译码器作数据分配器时，将数据输入端信号连接在       。
答案: 使能端

第4章 时序逻辑电路 第4章测验

1、 具有约束条件的触发器有             。

答案: 主从RS触发器

2、 主从RS触发器不能完全克服多次翻转的原因是             。

答案: 主从RS触发器的主触发器工作原理和同步RS触发器相同

3、 主从触发器的时钟在高电平时，将输入信号传递到             。在低电平时，将信号传递到             。（A）从触发器输出  （B）主触发器输出  （C）JK触发器输出 （D）D触发器输出

答案: B、A

4、

答案: A

5、 抗干扰能力最弱的触发器是             。

答案: 主从RS触发器

6、 维持阻塞RS触发器利用             , 在时钟CP的边沿传递数据, 传输延迟D触发器利用             , 在时钟CP的边沿传递数据。（A）门的延时    （B）维持阻塞线    （C）脉冲的低电平   （D）高电平或低电平

答案: B、A

7、 分析传输延迟JK触发器之后, 发现CP在高电平时, 输出状态             。CP在低电平时，输出状态             。（A）不变  （B）为0  （C）为1 （D）改变

答案: A、A

8、 在时钟CP有效的情况下, 触发器输出的新状态等于输入信号的是          触发器。

答案: T 

9、 指出下列哪种电路结构的触发器可以构成移位寄存器，哪些不能构成移位寄存器。如果能够，请在（  ）内画√，否则画×。  （A）RS锁存器（  ）  （B）同步RS触发器（  ）   （C）主从JK触发器（  ）（D）维持阻塞触发器（  ） （E）用CMOS传输门组成的边沿触发器（  ）

答案: ×、√、√、√、√

10、 主从RS触发器通过逻辑功能转换为D触发器，D触发器输出状态改变需要时钟的触发方式为               。

答案: 一个脉冲

11、 具有一次翻转特性的触发器有             。

答案: 主从JK触发器;
由主从JK触发器组成D触发器

12、 没有空翻现象的触发器有             。

答案: 维持阻塞RS触发器;
维持阻塞D触发器;
传输延迟JK边沿触发器

下方是付费阅读内容：本平台商品均为虚拟商品，无法用作二次销售，不支持退换货，请在购买前确认您需要购买的资料准确无误后再购买，望知悉！

完整答案需点击上方按钮支付5元购买,所有答案均为章节测试答案，购买后上方矩形框将出现已付费的隐藏内容。

13、
答案: 计数

14、
答案: 0

作业第4章 时序逻辑电路 第4章作业

1、 在题图4.1（a）所示电路中，设现态Q1Q2Q3=000，分析经5个脉冲作用后，各触发器的输出状态Q1Q2Q3是什么，经过几个脉冲又回到了初始状态。
评分规则:       经过第1个脉冲的上升沿后，输出状态为100。经过第2个脉冲的上升沿后，输出状态为110。经过第3个脉冲的上升沿后，输出状态为111。经过第4个脉冲的上升沿后，输出状态为011。经过第5个脉冲的上升沿后，输出状态为001。6个

2、 在由边沿JK触发器组成的两个电路，如题图4.2（a）、（b）所示。试分析两个电路在逻辑功能上的相同之处。
评分规则:  相同：两者都是同步三进制计数器，状态循环为00→01→10→00。计数状态转换图如题图4.2答所示。不同：图4.2（a）能自启动，图4.2（b）不能自启动。当电路处于11状态时，图4.2（b）电路始终保持此状态，不能进入三进制计数的循环状态。而图4.2（a）电路处于11状态时，只要来一个CP脉冲后，会翻转为00状态，并能继续正常计数。

3、 题图4.3所示电路中，CP脉冲的频率均为8KHz，分析输出端Q1的频率为多少？具有什么逻辑功能？
评分规则:  题图4.3所示电路中参数代入JK触发器特征方程，符合1位二进制计数器，又是二分频器，所以输出是4 KHz。

4、 题图4.4（a）所示电路由D触发器和全加器组成，其中C、S分别是全加器的进位输出端以及和输出端，电路有两个输入端X和Y，一个输出端S。1．试求该电路的状态转换表。2．画出在如题图4.4（b）所示输入信号的作用下，Q和S的波形，设初态为0。
评分规则:  

第5章 常用时序集成电路模块及其应用 第5章测验

1、 时序电路在输入有限个CP时钟后，则进入有效循环，称           电路。

答案: 自启动

2、 判断对错：只要没有输入信号的电路就可以判断是摩尔电路（ ）；只要有输入信号的电路就可以判断不是摩尔电路（ ）。

答案: 对、错

3、 设计时序电路时, 采用格雷码分配相邻状态的目的是           ，时序电路逻辑抽象和组合电路逻辑抽象的主要区别是            。

答案: 避免竞争与冒险、状态转换

4、 有A，B，C，D，E，F六个状态，A和C，D和F，E和B，F和C分别等价，则全部最大等价类为             。

答案: [A，C，D，F][B，E]

5、 某时序电路的外输入为X，输出为F，状态Q1Q0排序，其状态转换表如题表5所示，则该电路的逻辑功能是                 。

答案: 模3加/减计数器

6、 一般情况下，寄存器与移位寄存器优先级别最高的是                  。

答案: 复位

7、 一个5位扭环形移位寄存器的模是              。

答案: 10

8、 移位寄存器的输出反馈到串行数据输入端组成了              移位寄存器。

答案: 环形

9、 移位寄存器的输出非端反馈到串行数据输入端组成了              移位寄存器。

答案: 扭环形

10、 集成计数器74161和74163的区别是            。

答案: 复位

11、 集成计数器74290的功能优先级别最高的是           。

答案: 异步置9

12、 可以进行移位操作的电路有            。

答案: 同步时序电路;
带同步预置的同步时序电路

作业第5章 常用时序集成电路模块及其应用 第5章作业

1、
评分规则:  是米莱电路。当X=0，逻辑功能为M=10计数器，当X=1时，逻辑功能为M=8计数器。不能自启动。将1111状态箭头转向任一状态。

2、
评分规则:  

3、
评分规则:  

4、
评分规则:  

第6章 可编程逻辑器件PLD 第6章测验

1、 判断对错：（1）组合逻辑的PLD不仅基于与、或两级形式，而且基于查找表结构。（）（2）FPGA存储单元是基于浮栅编程技术。（）（3）FLASH存储器掉电之后信息丢失。（）

答案: F,F,F

2、 FLASH编程单元向浮栅注入电子时，产生       ，释放电子时，产生        。

答案: 雪崩击穿，隧道效应

3、 PROM与阵列需要         ，PLA是根据需要产生        ，从而减小了阵列的规模。

答案: 全译码，乘积项

4、 当今可编程集成电路技术，可以使FPGA的密度       EPLD的密度。

答案: 大于

5、 判断对错：（1）DRAM存储的信息掉电不丢失。（）（2）DRAM不用刷新电路，存储的信息不丢失。（）（3）SSRAM不用刷新电路，存储的信息不丢失。（）（4）ROM存储的信息掉电不丢失。（）

答案: F,F,T,T

6、 SRAM静态是用MOS管构成的锁存器存储信息，相对于动态RAM所用MOS管       。

答案: 功耗大

7、 DSRAM栅极电容需要定期地充电刷新的原因是      ，每次刷新为一     的存储单元刷新。（A）电容丢失电荷     （B）锁存器掉电信息丢失   （C）行        （D）列

答案: A,C

8、 用16K×1的动态随机存储器RAM2116扩展为存储容量32K×16的存储器需要多少片RAM2116     。

答案: 32

9、 只读存储器和随机存储器的主要区别是在正常工作电压的情况下，只能   。断电后，存储的数据    。(A) 写入数据         (B) 不会丢失(C) 读出数据         (D) 丢失

答案: C,B

10、 只读存储器向存储单元写入数据时，需要加入            。

答案: 高电压

11、 将8K×4存储容量的只读存储器扩展为32K×8的只读存储器，需要       片存储器。

答案: 8 

12、 衡量存储器性能的重要指标是         和         。

答案: 存取速度;
存储容量

13、 随机存储器主要由      、       和         三部分构成。

答案: 存储矩阵;
地址译码器（行、列地址译码器）;
读/写控制电路 

14、 二元寻址分          和           。一元寻址经过译码后字线        ，占用芯片面积        。因此在存储量比较大时，二元寻址是比较经济的寻址方式。
答案: 行地址译码器，列地址译码器，较多，较大

作业第6章 可编程逻辑器件PLD 第6章作业

1、
评分规则:  

2、
评分规则:  

3、
评分规则:  

第7章 DA转换器和AD转换器 第7章测验

1、 8位D/A转换电路输入数字量全为高电平时，输出模拟电压为5V。若输入数字量只有最高位为高电平，则输出电压为    V。

答案: 2.5

2、 倒T电阻网络D/A转换电路与权电阻网络D/A转换电路相比，克服    的缺点，提高了     。（A）转换速度              （B）阻值离散     （C）输出电压                 （D）转换精度

答案: B,D

3、 采样-保持电路的采样周期为T，采样时间为tw。要求电容C上的采样电压uC维持时间为       。

答案: T – tw

4、 下面      A/D转换电路通常不需要在输入端引入采样—保持电路。

答案: 并行比较

5、 速度最快的A/D转换电路是     A/D转换电路。

答案: 并行比较

6、 逐次比较A/D转换电路转换的时间主要与      和转换后的       有关。（A）时钟频率     （B）数字量的位数（C）采样时间      （D）D/A的转换时间

答案: A,B

7、 双积分A/D转换电路对RC元件的稳定性要求    。产生的误差主要为            。（A）低      （B）高      （C）量化误差   （C）非量化误差

答案: A,C

8、 双积分A/D转换电路的缺点是        。

答案: 转换速度较慢

9、 D/A转换电路按半导体器件区分，有      和       。

答案: 单极型CMOS;
双极型TTL

10、 权电阻D/A转换器中的解码网络所用的阻值范围很大, 会产生较大的        误差。

答案: 电流;
精度

11、 衡量A/D转换电路的主要技术指标是     和      。

答案: 转换精度;
转换速度

12、 逐次比较型A/D转换电路加入固定负电压补偿电压电路的目的是    。

答案: 减小量化误差;
提高精度

作业第7章 DA转换器和AD转换器 第7章作业

1、
评分规则:  A

2、
评分规则:  A,C

3、
评分规则:  

4、
评分规则:  

5、
评分规则:  

第8章 脉冲产生与整形 第8章测验

1、 集成555电路在CO端不使用时，比较器Cl的基准电压为      ， C2的基准电压为         。    （A）2UDD/3    （B）UDD/3    （C）UDD     （D）UDD/2

答案: A、B

2、 集成555电路在控制电压端CO处加控制电压UCO，则C1和C2的基准电压将分别变为            。（A）2UCO/3    （B）UCO/3    （C）UCO     （D）UCO/2

答案: C、D

3、 施密特触发器属于        型电路。

答案: 电平触发

4、

答案:

5、 施密特触发器用于整形时，输入信号的幅度应          。

答案:

6、            可将变化缓慢的输入信号变换为矩形脉冲信号。

答案: 施密特触发器

7、 单稳态电路从稳态翻转到暂稳态取决于            ，从暂稳态翻转到稳态取决于            。    （A）脉冲宽度   （B）R和C   （C）阈值电压    （D）输入脉冲信号

答案: D、B

8、 单稳态电路可应用于以下哪种情况              。

答案: 定时电路

9、 将一脉冲宽度为5ms方波信号变换为相同周期的脉冲宽度为7ms矩形脉冲，可采用          。

答案: 单稳态触发器

10、            可将脉冲高电平宽度不等的脉冲信号变换成脉冲高电平宽度相等脉冲信号。

答案: 单稳态电路

11、           是单稳态电路输出脉冲宽度。

答案: 暂稳态时间

12、 单稳态触发器和多谐振荡器中的暂稳态时间与                  成正比。

答案: R和C

13、 用石英晶体多谐振荡器代替对称多谐振荡器中的一个电容，另一个电容之值应      。

答案: 加大

14、 欲获得频率稳定度高的脉冲信号，应采用                  。

答案: 石英晶体振荡器

15、 欲使集成555电路组成的振荡器停止振荡，应按      处理。

答案: 复位端接低电平

16、 为使集成555电路输出OUT为低电平，应满足          条件。

答案: ;

17、 集成555电路在输出OUT前端设置了缓冲器G2的主要原因是        。

答案: 提高驱动负载能力;
放电端（D）电平和输出端（OUT）保持一致

18、 用运算放大器组成的施密特触发器利用了          特性。

答案: 正反馈;
输出正饱和值与负饱和值

19、 施密特触发器主要作用是          、           、          等。

答案: 信号整形;
波形变换;
幅度鉴别

20、 触发脉冲信号作用于可重复触发单稳态电路时，且暂稳态的时间大于触发脉冲信号的周期，则单稳态电路的输出则是一             信号。

答案: 高电平;
低电平

21、 多谐振荡器的电路结构可归纳为            和           两部分。

答案: 正反馈的延时环节;
开关器件

作业第8章 脉冲产生与整形 第8章作业

1、
评分规则:  

2、
评分规则:  

3、
评分规则:  

不知道怎么购买？点此查看购买教程！